发生了什么
7 月 27 日，三星电子半导体事业部技术开发室长具子铉在接受采访时正式确认，下一代 HBM5 高带宽内存的基础芯片（Base Die）将采用 GAA（Gate-All-Around，全环绕栅极）晶体管结构的 2 纳米制程。具子铉表示，HBM5 的运行速度预计比 HBM4E 快 50% 以上，同时将实现更高集成度的硅通孔（TSV）互连。
为什么重要
HBM（High Bandwidth Memory）是 AI 训练与推理芯片的核心配套组件。随着大模型参数规模突破万亿级别，GPU 与内存之间的数据吞吐效率已成为算力瓶颈的关键因素。三星将 2nm GAA 工艺提前引入 HBM5，意味着单位功耗下的数据传输速率将出现代际跃升。
具子铉在采访中强调，三星将基于 4 纳米 HBM4 基础芯片上积累的经验和技术竞争力，提前在 HBM5 中导入 2nm 工艺。此举还将带动三星与移动、HBM、AI、HPC（高性能计算）、汽车电子、机器人等多个领域的客户深化合作。
行业背景
- 当前 HBM 市场由 SK 海力士、三星和美光三家主导，HBM4 刚进入量产爬坡阶段，HBM5 路线图的提前曝光显示竞争正在加速。
- GAA 晶体管结构相比 FinFET 在 2nm 以下节点具有更好的电流控制能力，可降低漏电并提升能效。三星已在 3nm 节点率先采用 GAA，此次下探至 2nm 是其技术积累的延续。
- AI 芯片对 HBM 的需求持续爆发，NVIDIA Blackwell/GB300 等新一代 GPU 均依赖 HBM 堆叠方案提供 TB/s 级带宽。
不确定性与展望
三星尚未公布 HBM5 的具体量产时间表。业界预计 HBM5 的大规模量产最早在 2027 年下半年至 2028 年。在 2nm GAA 工艺的良率和成本尚未完全明朗的情况下，三星能否在与 SK 海力士的竞争中按时交付仍是关键变量。对于 AI 基础设施采购方而言，HBM5 的技术路线确认意味着未来两代 GPU 架构的内存带宽规划有了更清晰的参考坐标。